历史匿名回执 ·
前半学期那部分,考前老老实实听王老师的复习课就行,老师不会给你挖坑。后半学期的lab我基本也是传承+ai套餐轮着上,可考试前还是老老实实花了不少时间把代码自己重写了一遍,最后卷子出得不算难,也许是我把难度预期拉太高了,毕竟老师在课上反复念经说代码题基本没几个人写得出来,而我考试时一路干到最后一秒,抬眼一看考场里一堆同学早早就收工了。 期末扣的分比我预期的要多,不过平时分全给满了,看得出来老师并不小气,所以多半是我自己手滑失误。
非官方网站,与上海交通大学及其任何部门无隶属、授权或合作关系。
共 7 份可公开修读回执
“最相关”根据评论内容完整度、有用票及课程教学信息丰富程度排序,不按好评或差评倾向排序。
历史匿名回执 ·
前半学期那部分,考前老老实实听王老师的复习课就行,老师不会给你挖坑。后半学期的lab我基本也是传承+ai套餐轮着上,可考试前还是老老实实花了不少时间把代码自己重写了一遍,最后卷子出得不算难,也许是我把难度预期拉太高了,毕竟老师在课上反复念经说代码题基本没几个人写得出来,而我考试时一路干到最后一秒,抬眼一看考场里一堆同学早早就收工了。 期末扣的分比我预期的要多,不过平时分全给满了,看得出来老师并不小气,所以多半是我自己手滑失误。
历史匿名回执 ·
课程内容:王老师讲IC设计 蒋老师讲verilog代码 上课自由度:除了偶尔签到外好像也没什么特别要求 考核标准:40%平时+60%期末 期末清一色大题 5道IC 5道verilog代码(还得手写) IC跟文科似的得牢牢记背(温馨提示:名词解释是英文的所以每个词的英文都得刻进脑子里/(ㄒoㄒ)/) verilog代码那部分感觉考前把每个lab的代码自己手推一遍就基本稳了 授课质量:感觉讲得都挺无聊,调动不起同学们的热情 甚至我的verilog基本上是跟ai学下来的 最后一节复习课可得竖起耳朵好好听。
历史匿名回执 ·
课程内容:上半场一周一节,讲设计流程和一丁点儿的数字电路时序电路设计,勉强算轻松区;下半场一周两节,五首Verilog大曲——lab分别是:综合逻辑操作、时序和状态机、fifo(队列)、数字秒表、vga。后两大爷还得上板实测,前面提交波形。往年的vga我印象里是没有的。 上课自由度:高。 考核标准:平时40%,期末60%。 授课质量:怎么讲,和你撸过的其他交大写代码课差不多,没学会的就是听天体物理学,听也听不出花。不过这课的上课形式本身还能让你扒拉到点东西。
历史匿名回执 ·
课程内容:IC的介绍加上verilog入门,王老师负责IC,蒋剑飞老师负责verilog。 上课自由度:有时候会签到,前面几周都是纸质作业,所以记得人到了去领作业。 考核标准:平时40+考试60,给分也不错,就我睡过去这么几次,最后平时分还挺高。考试偏向背诵流,考前把PPT扫一遍,代码记一记,成绩不会差。 授课质量:用作入门足够了,不管是书面作业还是代码难度都不高,稍微花点时间就能收掉。Lab也会明明白白告诉你做什么、做到什么程度、怎么验货。也可以AIcode,但考之前一定要自己理解并手写一遍,因为考试会考lab的内容。有空练verilog可以上HDLbits网站敲代码。上机课尽量去,能撸FPGA板,卡壳了还能当场请教。最后会有一个选做lab,应该是数字识别,上机时候可以让老师帮忙验证,我没写出来www。
历史匿名回执 ·
课程内容:数字逻辑设计(概述、设计流程、FPGA、电路设计、存储器)(这门由王琴老师讲)+Verilog(概念课+上机实验)(这门由蒋老师讲)。上课自由度:王琴老师要求交纸质作业,课前扫码签到;蒋老师偶尔扫码签到。考核标准:平时(40%)+期末(60%)5个lab。先夸个助教。数字逻辑设计作业前期老师让助教做 PPT 详细讲,后期实验课有 bug 找助教,人也是相当耐心🥰。至于期末考试,老师的说辞是题型为填空、问答、名词解释,实际上就 emmm……全是大题,50%数字逻辑设计内容,50%为verilog代码,劝学弟学妹实验课的代码好好写。难度上头说,这门课肯定不算难,前期数字逻辑设计的内容上手较易,考试也偏向记背,真正拉区分度的可能就在 verilog 代码那关(我写代码是真的菜😭)。
历史匿名回执 ·
课程内容:Verilog基础+IC设计流程介绍,芯片人入门套餐。 考核标准:这学期是网课,期末改大作业了,难度一般,一般得像兑了水的奶茶。 讲课质量:高。前期是王老师带前三周的课,介绍一些芯片设计的流程什么的。后面的课就是蒋老师讲Verilog,然后做6个lab。这课助教很多我感觉都很给力。顺便略杠一下下面那个评价,个人感觉觉得蒋老师讲的很好。我一直认为上课大多学不到什么东西,想要学点真本事还是得自学,但不得不承认的这门课是我本学期真有学到东西的课。
历史匿名回执 ·
蒋老师讲课,那真的是……这算不算交大搞技术的人的通病,我先问一句。别选,真的别选。 上面有哥们开麦了,那我也来补一刀:你就数数多少人在第一次lab直接表演一个当场宕机、框架都搭不出来,问题搁哪儿不就摆明了嘛——当然咯,也可能纯纯是线上上课给限制住了,这锅不一定全让老师背。 但话说回来,这门课从开局就没给人一个关于Verilog编写规范最基本的了解,让新生接触新东西的时候整个人无所适从、原地起立念阿弥陀佛,那这就很有问题了。 正确的讲课思路本来就该是先甩一个框架出来,再往框架里那些不清楚的细节慢慢打补丁、缝缝补补才对吧。(当然,交大这么多讲技术的,我也就只听过一两个老师有这个水平。所以对讲技术的我基本清一色差评,不冤。) 这就直接导致作业和课堂脱节脱得跟牛郎织女似的,你看看多少人没法按时交作业不就懂了。 当然助教是真的多,这点我不否定。但蒋老师讲课基本没帮到我的作业,就是了。