陈立 · 硬件描述语言与系统仿真修读档案

课程内容：VHDL＋FPGA 上课自由度：两三次不定时签到，没打就是“恭喜您错过了隐藏彩蛋”。 考核标准：平时+实验+考试 授课质量：感觉期末是一把力气都没捞，自己摸着头觉得写得还不错，可惜卷面最后甩出一记冷漠低分，根本不晓得发生什么事。

好，简单一个字，字数已经压不住了，那我把这好字抻长一点：还行到不错之间的好，落地不生硬的那种好。

课程内容：fpga，vhdl。 上课自由度：偶尔签到。只上了半个多学期课，后面就不上课让大家自己做实验了，让你从学术子变成独角车间焊工。 考核标准：签到，作业，实验和实验报告，期末开卷考。实验验收很宽松，整个验收像进门回收站式的嘘一小声点到就算过。 授课质量：语速很慢很催眠，但ppt是三位老师里最清楚的，可以明白得像在混沌夜里一盏节能灯；考前建议倍速过一下讲硬件和时序的几节课回放，这两部分ppt上图多字少，没听过课的话考试翻ppt会看不懂，那一刻卷子和你的关系类似文言文对着瞎逛的入门游客矗着干生气。

课程内容： 理论：FPGA的历史和分类、硬件结构和功能等、VHDL语法（Architecture、Process、各种选择语句、Port、Component等）、信号与数据类型、Testbench、状态机、时序模型 实验：每年变化不大的基于小脚丫开发板的9个实验选5个。实验包括当堂测试和报告，实验最好多做点额外功能。如果测试没出什么问题基本满分。 上课自由度： 学期中至少有两次Canvas签到，来得太迟（迟到1-3分钟）有可能就关了。后半学期理论讲完开始做实验之后就不讲课了。 考核标准： 期末成绩50%，实验成绩40%，平时成绩10% 期末开卷，可自带纸质资料 授课质量：几乎没人在听，VHDL技能基本靠自己练习和调试。

先叠个甲：五星纯因为老师人没啥毛病、挺nice，但课本身属于逆天级别的存在。 课程内容：讲的是过时了的vhdl语言，外加一些FPGA原理结构知识。 上课自由度：扫码签到了几次，你听不听讲台上那哥们根本不管你。 考核标准：50实验分数，50平时分数。 授课质量：平时作业嘛，组里要是没有能带飞的大牛，就把传承代码研究一下完事。那本讲代码的小绿书挺好用的（老师推荐的，叫vhdl语言设计还是啥来着忘了），考试的时候翻着这本书写代码，那叫一个舒服。

课程内容： 上课自由度： 考核标准：签到+小作业+实验作业+期末 授课质量：也许还行 电子系开的这课，真是让人绷得像根快断的弦。复习半天不知道看啥，往年就一套试卷，对着PPT玩找不同——啥也找不到，那要这PPT有何用？就为了期末考试让大家硬啃一天？这破课到底啥价值？越复习越憋屈，3颗星给老师，石刻0分。 更：给点复习方向：第一，把老师PPT大致过一遍，起码知道哪个知识点蹲在哪个角落，关键是外面没啥参考资料；考试时把往年题目的解析带上，复习时把解析每道题盘明白（虽然只有一套卷子），最后也能混个不拉分的成绩，不会掉太多血。

课程内容： 上课自由度： 考核标准： 授课质量：这课属于构式里的构式，属于是把你扔进软件安装地狱还顺手焊死了门——啥都没教就要写几千行的代码。这学期学C++，那学期学matlab，嵌入式工科创用了一学期keil，统统不能用，转头继续塞给你新软件和新语言，合着电子人就是命贱呗？啥都给学了，啥都用不上，破软件配置路径要花一天，代码打不开去答疑，得到的回复是“你们没用过不懂，自己再试试”。实验任务书给配几张框图，就让你写word几十页放不下的代码，逆天中的逆天，三年大学生涯见过最唐的课没有之一。

课程内容：VHDL+FPGA，一个敲代码一个焊脑子。 上课自由度：高，高到你怀疑自己是不是真的在这门课注册过。 考核标准：大作业+期末考，经典两件套，不整花活。 授课质量：还行。属于及格线上的稳定发挥。

课程内容：fpga等硬件相关知识+VHDL编程 上课自由度：高，扫码签到可操作，打开一下就算打卡，灵魂在不在不追究。 考核标准：10分平时+40分实验+50分开卷期末考。 感想：（以下感想和老师无关，纯粹关于这门课）平时实验小组一起完成，找找代码改改，还是需要花点时间的，像给代码做美容，检测的时候比较宽松，当场改代码也不会太为难你。最离谱的还是考试，感谢这门课，让我开卷考试考出了闭卷的感觉，看着卷子和ppt完全不知道有什么关联，这是拿了个另一门考试吧。和别的班的同学对了一下发现每个老师的ppt内容也都有区别，甚至有的中文有的英文，但是大家都查不到的样子（笑哭），闭卷盛宴人人一份。

课程内容：FPGA+VHDL。上课自由度：高。考核标准：大作业+期末（50）。讲课质量：一般。上课拧螺丝，考试造火箭。

课程内容：没听过，真的没听过，耳朵对这课做过物理屏蔽。 上课自由度：高，畅通无阻那种高。 考核标准：平时10，实验40（基础实验提前一周检查加0.5，40分上限，报告越花里胡哨越好——本质上是文采竞赛边角料），期末50，结构清清楚楚，玄学藏在细节里。 讲课质量：没听过，所以我最有发言权也最没有发言权。

课程内容：FPGA介绍+VHDL 上课自由度：好像有签到这回事 考核标准：实验+考试 讲课质量：还行，不过课上也没倒出什么实质的干货 这门课的本质是上课拧螺丝，下课造火箭，离谱到天上去了，略离谱。