陈颖琪 · 硬件描述语言与系统仿真修读档案

这课属于是精神污染级握持，前半学期念ppt配发一坨奇奇怪怪的作业，后半学期盯lab盯到人魂飞魄散，还现场改代码，碰上摆烂组员你只能双手合十。第二周周五就考试，别人都回家了，我考前一天猛翻ppt，翻出奥本海默那么厚的资料😅最后考试照样有翻不到的。建议lab善于利用前人的经验，不会查的很严，复习建议把每个知识点在ppt的哪个位置搞懂，然后去图书馆借点开卷资料，考试的时候图书馆的书救我狗命了。最后0.5分还不四舍五入😓😓😓😓😓老师还是比较负责的，这种石课选谁都差不多，反正ppt是流通的。

上课自由度：Canvas签到。 考核标准：平时10实验40期末50。 授课质量：上课不知所云，作业全靠自学，考试无从复习。 ppt做得看都看不懂，感觉像用了好多年没换过，每一章的主题格式还都不一样，期末全打印出来对着乱抄，属于是从知识海洋变成考古现场。 要我说这课是真轻松，就对着ppt念个10周，剩下什么都不用管，主打一个各凭本事自学成才。

课程内容：vhdl,fpga俩大哥 上课自由度：签到，偶有小测偷袭，实验多到离谱 考核标准：实验40，平时10，期末50 授课质量：一言难尽的一坨，分少事多，布置的作业是下一次才讲的内容，等于作业＝预习，绷不住了，最后给分也不咋样。

课程内容：EDA与PLD的江湖，最后落地FPGA、VHDL语言编程一整套。 上课自由度：高，有签到，人到了就行。 考核标准：10%平时+40%实验+50%期末，白纸黑字抄下来。 授课质量：有点念PPT的味道，听完课感觉肩膀空空没啥大用，写作业做实验时还得主动开启自带自学的Buff。 作业量也许高于两个平行班，还有一部分作业呢，课都没讲就直接让学生去冲刺。

课程内容：约等于空气 上课自由度：放飞自我 考核标准：10%平时作业，40%实验，50%期末考试 授课质量：低到地心 这门课主打一个云里雾里，谁上谁迷茫。 期末考试纯纯一坨答辩，直接噎住。

课程内容：硬件 上课自由度：高 考核标准：考试加实验 授课质量：低，纯硬件级失望。

课程内容：约等于空气，含金量跟食堂免费汤差不多 上课自由度：高到你想来就来想走就走，堪称大学版自助餐 考核标准：10%平时作业，40%实验，50%期末考试，三件套凑齐直接送你上西天 授课质量：低，低到我怀疑讲台上放的是录音机 这门课简直不知所云，听完跟没听一样，脑子比脸还干净。 期末考试是依托答辩。

课程内容：硬件这门课的全家桶，从EDA、FPGA讲到VHDL语言，小组实验检测两次，平时作业一周一次，密得像连播剧不给你喘息 上课自由度：较高，网课期间签完到基本就是放飞自我时刻，几周线下也是签到打卡 考核标准：签到加作业加实验加考试，四件套齐全 授课质量：一般。内容一般，听完课还得自己再啃一会儿才会做实验和作业。考试就是依托答辩，纯纯逆天，平时上课基本不怎么提的时序逻辑死命考，很多东西把ppt翻到最后都不知道躲在哪一页；平时也缺失对要点、重难点的强调和理解，上完这门课也只是对VHDL浅尝一口的程度

上课这块我先按暂停键，前面评论已经把我能说的都说了，不再复读。今天是考完第一天，考试我只能说：绷不住了，绷得跟FPGA引脚一样直。开卷考试，我把ppt全打印了，打印店老板都以为我在搞复印创业，结果考的概念性内容在ppt上翻到手指抽筋都找不到。有那么几份ppt，有的甚至是全英文，压根没讲过，我当时还以为它是装饰品，结果考试里相当一部分就考它，包括带点计算性质的选择题和简答题。选择题让我算，概念我又没搞明白；简答题在ppt上找到了，但它是英文的，我答题用中文，纯纯的跨语种搏斗。我确实受到了一点小小的VHDL震撼。

考完考试来评几个槽点 1.陈老师班上事情特别多，并且需要仰赖学生自身利用大量时间debug（因为软件的debug功能几乎无用，且常常出现未知问题）。难度不算特别高，但是真的会花很多时间，时间煮雨都煮完了。 2.考试虽然是开卷，但是大量的概念题目上课没教，ppt没有，也不让搜索......已经无语了，感觉开卷开了个寂寞。 3.软件问题多，不过因人而异，有同学没什么问题，但本人运气不好重装了三五次，花了大量的时间找问题。老师对这些问题不太熟悉，但是助教很用心的一起帮忙找原因。 4.老师上课质量普通，没太多人听，问概念性问题会热心回答，但是软件问题解决能力有限，碰到软件就得自求多福。 5.这门课要求小组进行项目合作，但是不同班级授课的方式不同，使用的软件不同，在做项目的时候有的班又需要重新设置环境，像换了个服重开一局。 希望课程组能统一下授课内容、考试内容、使用软件吧，这个要求不算让公鸡下蛋吧。 使用软件一致、考试的内容有考据，不算过分的要求。

课程内容：一般，就是平凡世界里的一粒课。 上课自由度：基本每节课签到，你人得在场，灵魂可以请假。 考核标准：大作业40；平时10；开卷考试50。 授课质量：差；老师事特别多，作业量相比于其他平行班要多很多，一堆选做题，做了像做公益，不做又心慌。而且进度快，平时分给分还低。期末考试说是开卷，但考试内容在ppt上特别难找，并且不全，有点像带着残卷找密碼。ppt做的一般，中文考卷英文PPT也是醉了，堪称双语互搏。唯一一门开卷考考出闭卷感觉得一门课，我佛慈悲。

读了半学期，属实扛不动了。作业量多到犯法，隔壁平行班进度比这班还慢好几周，每次作业全是先自己瞎摸后听复盘，没讲我摸个寂寞啊。大把内容直接丢给你自学，每回作业还塞个选做，我已经双手投降纯开摆了，选做直接扔进回收站。更有甚者，作业提交截止前给你改需求，顺手加个拓展模块。这半个学期，人是被这门课整得彻底麻了。

课程内容： 上课自由度： 考核标准： 授课质量：答辩级，作业多到像雪崩而且又硬又难啃，PPT亮得想给眼睛买保险

吐槽一下，前半学期的授课，每周都有3-5道题，有的麻烦得像在给你的耐心做压力测试。作业量是平行班的3-5倍，真的是太恶心了。   首发于 2022/11/01 12:35 --- 期末试卷上除了跟写VHDL代码有关的题外我都不会，跟写VHDL代码有关的题大概有50分，也就是说我有50分左右是纯粹瞎答的。剩下的就交给运气和给分这两尊大神了。   编辑于 2023/01/04 13:48 ----- 这门课的授课内容分为两部分，第一部分是EDA技术与PLD设计&FPGA原理和结构，第二部分是VHDL语言。平时**完全没有人听课**，原因如下： 1. 第一部分感觉全部是文科知识，听了也记不住，你上不上课和你能不能看懂ppt基本是三体问题，两回事。 2. VHDL语言的基础语法，写lab的时候翻翻往届代码就能自学速成，听课纯属浪费时间，课上讲的稍微复杂点的状态机在考试也压根不出现。   在考试的时候，第一部分的考察在ppt上无迹可寻，老师推荐的两本书上也基本找不到，属于凭空出题；第二种则非常基础与简单，不需要进阶知识，只要知道最基础代码，难度大致等同于Lab1。学姐说陈老师给分比较高，我感觉也是这样，所以这笔买卖风险不大。   做lab的时候，传承的代码满天飞，检测和报告要求又都很水，拿个模板凑合交都没人心疼。我认为如果日后不和FPGA打交道，抄一份代码和报告交差，省时省力，也不影响期末考试这笔大买卖。   尽管上方提到陈老师推荐的两本书帮助不大，但是逻辑远好于课件。三个老师的ppt可谓是一丁点作用也没有，屏幕明亮，灵魂一片漆黑。在书和书目录的帮助下找名词还算方便，遂记录如下： 1. 《EDA技术与PLD设计》徐志军等著 人民邮电出版社 2006年2月第1版 2. 《FPGA原理和结构》 天野英晴主编 人民邮电出版社 2019年3月第1版   编辑于 2023/01/17 17:19

课程内容：前半个学期上课，介绍PLD基本概念和VHDL语言语法；之后直接放养，四人小组自行做实验，12周、14周作品检测 上课自由度：签到 考核标准：50%期末考试（开卷），40%实验，10%平时 讲课质量：读PPT，底下也没几个人在听的样子。这学期反馈了一下，不知道以后能不能改善

课程内容：HDL相关，讲得太垃圾了我基本没听，知识就这么贴着天花板飞走了。 上课自由度：极高，但是签到，属于旷野里掉了个打卡机。 考核标准：大作业加考试。 讲课质量：垃圾，我在交大见过授课最垃圾的老师之一，活体反面案例。大作业比较有挑战，但其实就是换门编程语言的嵌入式而已。考试题目反正我也不会，按照数电学的东西瞎做也90+了，祖传手艺救场。