硬件描述语言与系统仿真 · 修读回执档案

课程内容：硬件 上课自由度：高 考核标准：考试加实验 授课质量：低，纯硬件级失望。

课程内容：约等于空气，含金量跟食堂免费汤差不多 上课自由度：高到你想来就来想走就走，堪称大学版自助餐 考核标准：10%平时作业，40%实验，50%期末考试，三件套凑齐直接送你上西天 授课质量：低，低到我怀疑讲台上放的是录音机 这门课简直不知所云，听完跟没听一样，脑子比脸还干净。 期末考试是依托答辩。

课程内容：硬件这门课的全家桶，从EDA、FPGA讲到VHDL语言，小组实验检测两次，平时作业一周一次，密得像连播剧不给你喘息 上课自由度：较高，网课期间签完到基本就是放飞自我时刻，几周线下也是签到打卡 考核标准：签到加作业加实验加考试，四件套齐全 授课质量：一般。内容一般，听完课还得自己再啃一会儿才会做实验和作业。考试就是依托答辩，纯纯逆天，平时上课基本不怎么提的时序逻辑死命考，很多东西把ppt翻到最后都不知道躲在哪一页；平时也缺失对要点、重难点的强调和理解，上完这门课也只是对VHDL浅尝一口的程度

课程内容： vhdl、fpga，翻译成人话就是学门语言再学点硬件周边，语言本身不难，难的是你永远猜不到考的会是哪个次元的东西。 上课自由度： 高到像无人区，从不签到，从不点名，从不抽人回答问题，你就是课堂里的透明体验卡。 考核标准： 小组大作业有祖传代码护体，属实是站着把学分混了，比较轻松；但是这考试！！！我愿称之为薛定谔的考试，vhdl部分还好，写代码算不难，但！pld部分（硬件部分）吃掉了一大坨分数，而老师的ppt抽象得像加密通话，那种概念题从ppt里根本就是大海捞针2.0，英文ppt配中文卷子，搁这玩双语盲盒呢。为了它我打印了两个不同老师的ppt和一本教材，我妈公司打印机的墨都被薅成了黑白残影，结果主打一个毛用没有……真的无语，这门课就专注让人捉摸不透（笑。 授课质量： 算高吧，虽然台下活人数量约等于自习室，反正没人听就是了。

课程内容：前半学期VHDL&PLD FPGA，后半学期小组抱着板子做VHDL实验，芯片没烧之前人先烧了。 上课自由度：高。 考核标准：10平时+40实验+50期末。 授课质量：授课质量较高，就是课上没多少人听，八成人在埋头干自己的事，灵魂早已经飞出教室。课程进度安排也比较合理，前几节课先讲VHDL的用法，课前会带同学们复习，课后布置相关作业（比较简单的VHDL编程），workload轻得像没留作业。后面几节课讲PLD FPGA，这基本就是无人区了，没人听了。小组实验做起来比较麻烦，但检测比较水，水到可以养鱼。 *** 考试就是纯纯的一坨__，打印的PPT都快牛魔翻烂了还是找不到那几个b选项😅 PS：应老师的PPT大多都是黑底白字，对打印比较不友好，打出来一团糊糊，而且好多是全英文的，这下更不好找了，眼睛和打印店一起崩溃。

上课这块我先按暂停键，前面评论已经把我能说的都说了，不再复读。今天是考完第一天，考试我只能说：绷不住了，绷得跟FPGA引脚一样直。开卷考试，我把ppt全打印了，打印店老板都以为我在搞复印创业，结果考的概念性内容在ppt上翻到手指抽筋都找不到。有那么几份ppt，有的甚至是全英文，压根没讲过，我当时还以为它是装饰品，结果考试里相当一部分就考它，包括带点计算性质的选择题和简答题。选择题让我算，概念我又没搞明白；简答题在ppt上找到了，但它是英文的，我答题用中文，纯纯的跨语种搏斗。我确实受到了一点小小的VHDL震撼。

考完考试来评几个槽点 1.陈老师班上事情特别多，并且需要仰赖学生自身利用大量时间debug（因为软件的debug功能几乎无用，且常常出现未知问题）。难度不算特别高，但是真的会花很多时间，时间煮雨都煮完了。 2.考试虽然是开卷，但是大量的概念题目上课没教，ppt没有，也不让搜索......已经无语了，感觉开卷开了个寂寞。 3.软件问题多，不过因人而异，有同学没什么问题，但本人运气不好重装了三五次，花了大量的时间找问题。老师对这些问题不太熟悉，但是助教很用心的一起帮忙找原因。 4.老师上课质量普通，没太多人听，问概念性问题会热心回答，但是软件问题解决能力有限，碰到软件就得自求多福。 5.这门课要求小组进行项目合作，但是不同班级授课的方式不同，使用的软件不同，在做项目的时候有的班又需要重新设置环境，像换了个服重开一局。 希望课程组能统一下授课内容、考试内容、使用软件吧，这个要求不算让公鸡下蛋吧。 使用软件一致、考试的内容有考据，不算过分的要求。

课程内容：一般，就是平凡世界里的一粒课。 上课自由度：基本每节课签到，你人得在场，灵魂可以请假。 考核标准：大作业40；平时10；开卷考试50。 授课质量：差；老师事特别多，作业量相比于其他平行班要多很多，一堆选做题，做了像做公益，不做又心慌。而且进度快，平时分给分还低。期末考试说是开卷，但考试内容在ppt上特别难找，并且不全，有点像带着残卷找密碼。ppt做的一般，中文考卷英文PPT也是醉了，堪称双语互搏。唯一一门开卷考考出闭卷感觉得一门课，我佛慈悲。

课程内容：fpga等硬件相关知识+VHDL编程 上课自由度：高，扫码签到可操作，打开一下就算打卡，灵魂在不在不追究。 考核标准：10分平时+40分实验+50分开卷期末考。 感想：（以下感想和老师无关，纯粹关于这门课）平时实验小组一起完成，找找代码改改，还是需要花点时间的，像给代码做美容，检测的时候比较宽松，当场改代码也不会太为难你。最离谱的还是考试，感谢这门课，让我开卷考试考出了闭卷的感觉，看着卷子和ppt完全不知道有什么关联，这是拿了个另一门考试吧。和别的班的同学对了一下发现每个老师的ppt内容也都有区别，甚至有的中文有的英文，但是大家都查不到的样子（笑哭），闭卷盛宴人人一份。

课程内容：fpga、vhdl那一挂，软硬通吃，敲代码的比重挺大。 上课自由度：高。 考核标准：平时作业10+课程实验项目40+期末考试50 授课质量：高，但后半程我脑子已经原地宕机听不进去了。后面主打自学加死皮赖脸多问，问同学问助教，助教耐心得像客服；项目检测也是助教来查，现场没有老师，查得也比较松，看见你效果蹦出来了符合要求就画个勾收工，别的也不扒细节。 ps：有可能踩坑的是有些实验任务书写得跟谜语人一样，具体要求得把所有文件一个字一个字扣，包括评分表。

读了半学期，属实扛不动了。作业量多到犯法，隔壁平行班进度比这班还慢好几周，每次作业全是先自己瞎摸后听复盘，没讲我摸个寂寞啊。大把内容直接丢给你自学，每回作业还塞个选做，我已经双手投降纯开摆了，选做直接扔进回收站。更有甚者，作业提交截止前给你改需求，顺手加个拓展模块。这半个学期，人是被这门课整得彻底麻了。

课程内容： 上课自由度： 考核标准： 授课质量：答辩级，作业多到像雪崩而且又硬又难啃，PPT亮得想给眼睛买保险

吐槽一下，前半学期的授课，每周都有3-5道题，有的麻烦得像在给你的耐心做压力测试。作业量是平行班的3-5倍，真的是太恶心了。   首发于 2022/11/01 12:35 --- 期末试卷上除了跟写VHDL代码有关的题外我都不会，跟写VHDL代码有关的题大概有50分，也就是说我有50分左右是纯粹瞎答的。剩下的就交给运气和给分这两尊大神了。   编辑于 2023/01/04 13:48 ----- 这门课的授课内容分为两部分，第一部分是EDA技术与PLD设计&FPGA原理和结构，第二部分是VHDL语言。平时**完全没有人听课**，原因如下： 1. 第一部分感觉全部是文科知识，听了也记不住，你上不上课和你能不能看懂ppt基本是三体问题，两回事。 2. VHDL语言的基础语法，写lab的时候翻翻往届代码就能自学速成，听课纯属浪费时间，课上讲的稍微复杂点的状态机在考试也压根不出现。   在考试的时候，第一部分的考察在ppt上无迹可寻，老师推荐的两本书上也基本找不到，属于凭空出题；第二种则非常基础与简单，不需要进阶知识，只要知道最基础代码，难度大致等同于Lab1。学姐说陈老师给分比较高，我感觉也是这样，所以这笔买卖风险不大。   做lab的时候，传承的代码满天飞，检测和报告要求又都很水，拿个模板凑合交都没人心疼。我认为如果日后不和FPGA打交道，抄一份代码和报告交差，省时省力，也不影响期末考试这笔大买卖。   尽管上方提到陈老师推荐的两本书帮助不大，但是逻辑远好于课件。三个老师的ppt可谓是一丁点作用也没有，屏幕明亮，灵魂一片漆黑。在书和书目录的帮助下找名词还算方便，遂记录如下： 1. 《EDA技术与PLD设计》徐志军等著 人民邮电出版社 2006年2月第1版 2. 《FPGA原理和结构》 天野英晴主编 人民邮电出版社 2019年3月第1版   编辑于 2023/01/17 17:19

刚开课没多久，先弯腰九十度——狠狠感谢助教小哥哥！今晚助教小哥哥花了1个半小时远程操控电脑，专门来治我python身上那套玄学疑难杂症，折腾到最后还是没跑起来（可能是我这台电脑天生和python八字不合），但热情丝毫不减，还给出了用cmd,cd解决的方案。就冲这份耐心，这样的助教小哥哥不上他课还能上谁的？（请勿对此反问句作答）

课程内容：FPGA+VHDL。上课自由度：高。考核标准：大作业+期末（50）。讲课质量：一般。上课拧螺丝，考试造火箭。

课程内容：没听过，真的没听过，耳朵对这课做过物理屏蔽。 上课自由度：高，畅通无阻那种高。 考核标准：平时10，实验40（基础实验提前一周检查加0.5，40分上限，报告越花里胡哨越好——本质上是文采竞赛边角料），期末50，结构清清楚楚，玄学藏在细节里。 讲课质量：没听过，所以我最有发言权也最没有发言权。

课程内容：vhdl和fpga，一个是甲方一个是甲方他爹 上课自由度：你去不去都一样，老师从不点名，教室的椅子比你有存在感 考核标准：40实验+10作业+50期末 讲课质量：讲得还行，但台下听的人比大熊猫还稀有，英文ppt配中文考试，开卷考试翻书像在大海捞针，fpga讲了一堆，重点在哪儿？在风里。vhdl部分考试不难，但有的实验难到想问人生，检测特别水，祖传代码一贴分数到手，爷传孙，孙传孙，生生不息

课程内容：FPGA介绍+VHDL 上课自由度：好像有签到这回事 考核标准：实验+考试 讲课质量：还行，不过课上也没倒出什么实质的干货 这门课的本质是上课拧螺丝，下课造火箭，离谱到天上去了，略离谱。

课程内容：前半个学期上课，介绍PLD基本概念和VHDL语言语法；之后直接放养，四人小组自行做实验，12周、14周作品检测 上课自由度：签到 考核标准：50%期末考试（开卷），40%实验，10%平时 讲课质量：读PPT，底下也没几个人在听的样子。这学期反馈了一下，不知道以后能不能改善

课程内容：HDL相关，讲得太垃圾了我基本没听，知识就这么贴着天花板飞走了。 上课自由度：极高，但是签到，属于旷野里掉了个打卡机。 考核标准：大作业加考试。 讲课质量：垃圾，我在交大见过授课最垃圾的老师之一，活体反面案例。大作业比较有挑战，但其实就是换门编程语言的嵌入式而已。考试题目反正我也不会，按照数电学的东西瞎做也90+了，祖传手艺救场。